A Toshiba Memory Corporation anunciou o desenvolvimento de um algoritmo de alta velocidade e eficiência energética e arquitetura de hardware para processamentos de aprendizagem profunda com menos degradação da precisão do reconhecimento. O novo processador para aprendizagem profunda implementado em um FPGA tem eficiência energética quatro vezes maior do que processadores convencionais. O avanço foi anunciado durante a Conferência asiática sobre circuitos de estado sólido IEEE 2018 (IEEE Asian Solid-State Circuits Conference 2018 - A-SSCC 2018) em Taiwan, em 6 de novembro.

Cálculos de aprendizagem profunda geralmente exigem grandes quantidades de operações de multiplicação e acumulação (Multiply-Accumulate, MAC), e isso resultou em problemas de longo tempo de cálculo e grande consumo energético. Apesar de terem sido propostas técnicas de redução do número de bits para representar parâmetros (precisão de bit) para reduzir o valor total de cálculo, um dos algoritmos propostos é reduzir a precisão de bit a um ou dois bits, essas técnicas causam degradação da precisão de reconhecimento. A Toshiba Memory desenvolveu o novo algoritmo que reduz operações MAC, otimizando a precisão de bit de operações MAC para filtros individuais em cada camada de uma rede neural - geralmente, uma rede neural contém vários ou até milhares de filtros em uma camada. Ao usar o novo algoritmo, as operações MAC podem ser reduzidas com menos degradação da precisão de reconhecimento.

Além disso, a empresa desenvolveu uma nova arquitetura de hardware, chamada de método bit-paralelo (Bit-Parallel Method), compatível para operações MAC com precisão de bit diferente. Este método divide cada precisão de bit diferente em um bit individualmente e pode executar operações de 1-bit em várias unidades MAC em paralelo. Isso melhora significativamente a eficiência de utilização das unidades MAC no processador quando comparado com arquiteturas MAC convencionais que executam em série.

A Toshiba Memory implementou a ResNet50 -uma das redes neurais profundas, geralmente usada para referenciar a aprendizagem profunda para reconhecimento de imagem, em um FPGA usando a arquitetura MAC de precisão de bit diferentes e bit-paralelo.

No caso de reconhecimento de imagens para o conjunto de dados de imagens da ImageNet - um grande banco de dados de imagens, geralmente usado para referenciar o reconhecimento de imagens. O número de dados de imagens ultrapassa 14.000.000 -, a técnica defende que o tempo de operação e o consumo energético para reconhecer dados de imagens sejam reduzidos para 25% com menos degradação da precisão de reconhecimento, quando comparado com métodos convencionais. Espera-se que a inteligência artificial (IA) seja implementada em vários dispositivos.

Espera-se que as técnicas desenvolvidas de alta velocidade e baixo consumo energético para processadores de aprendizagem profunda sejam utilizadas para vários dispositivos de ponta, como smartphones e HMDs - Head Mounted Display (monitor de cabeça) - e centros de dados que exigem baixo consumo energético. Processadores de alto desempenho como GPU são dispositivos importantes para as operações de alta velocidade da IA. Memórias e armazenagens também são um dos dispositivos mais importantes para a IA, que inevitavelmente usa big data.

Fonte: Ipesi